本实用新型公开了一种基于裸芯堆叠的DRAM模组优化封装结构，包括第一裸芯、第二裸芯、基板、电阻和封装腔体，第一裸芯和第二裸芯采用堆叠的方式安装于基板上，第一裸芯和第二裸芯的数据信号均采用点对点形式依次从基板引出信号球位，第一裸芯和第二裸芯的相同地址信号、相同控制信号和相同时钟信号均采用T型形式从基板引出信号球位，地址信号和控制信号在基板上的传输路径中串联电阻，整体通过封装腔体封装为一体。优点，本实用新型的优化封装结构，相比于不加匹配电阻的堆叠方式，该性能优化方法提高了信号完整性，一方面改善了阻抗

　　1.一种基于裸芯堆叠的DRAM模组优化封装结构，其特征在于：包括第一裸芯（1）、第二

　　裸芯（2）、基板（3）、电阻（4）和封装腔体（5），第一裸芯（1）和第二裸芯（2）采用堆叠的方式安

　　装于所述基板（3）上，第一裸芯（1）和第二裸芯（2）的数据信号均采用点对点形式依次从基

　　板（3）引出信号球位，第一裸芯（1）和第二裸芯（2）的相同地址信号、相同控制信号和相同时

　　钟信号均采用T型形式从基板（3）引出PG电子官网信号球位，地址信号和控制信号在基板（3）上的传输

　　2.根据权利要求1所述的一种基于裸芯堆叠的DRAM模组优化封装结构，其特征在于：所

　　3.根据权利要求1所述的一种基于裸芯堆叠的DRAM模组优化封装结构，其特征在于：第

　　一裸芯（1）和第二裸芯（2）采用堆叠的方式进行位宽扩展；第一裸芯（1）的数据信号和第二

　　裸芯（2）的数据信号分别引出，第一裸芯（1）和第二裸芯（2）的相同地址信号、相同控制信号

　　4.根据权利要求3所述的一种基于裸芯堆叠的DRAM模组优化封装结构，其特征在于：相

　　5.根据权利要求1所述的一种基于裸芯堆叠的DRAM模组优化封装结构，其特征在于：第

　　一裸芯（1）与基板（3）、第二裸芯（2）与基板（3）的连接方式可以采用WB打线页

　　[0001]本实用新型涉及半导体封装技术领域，具体为一种基于裸芯堆叠的DRAM模组优化

　　[0002]随着处理器性能的逐渐增强，需要多颗DRAM芯片搭配作为缓存使用。采用先进封

　　[0004]诸如专利申请，申请号：4.3，发明名称：一种DRAM双芯片堆叠封装结

　　构和封装方法；所述的类似DRAM采用背靠背堆叠结构，下方倒装、上方键合，不采用焊点再

　　[0005]诸如专利申请，申请号：1.3，发明名称：一种DRAM双芯片堆叠封装结

　　构和封装工艺，所述的类似DRAM采用中介基板，减少了传输线路约束，提升了封装的电气性

　　[0006]诸如专利申请，申请号：1.X，发明名称：一种大容量立体堆叠的DDR3

　　芯片，所述的类似DRAM采用TSV先进封装结构，有效解决了因堆叠层数增加导致的键合线扇

　　[0007]因此，需研制一种基于裸芯堆叠的DRAM模组优化封装结构，具有尺寸小、容量大、

　　[0008]本实用新型提出一种基于裸芯堆叠的DRAM模组优化封装结构，采取的技术方案：

　　一种基于裸芯堆叠的DRAM模组优化封装结构，包括第一裸芯、第二裸芯、基板、电阻和PG电子官网封装

　　腔体，第一裸芯和第二裸芯采用堆叠的方式安装于所述基板上，第一裸芯和第二裸芯的数

　　据信号均采用点对点形式依次从基板引出信号球位，第一裸芯和第二裸芯的相同地址信

　　号、相同控制信号和相同时钟信号均采用T型形式从基板引出信号球位，地址信号和控制信

　　[0009]对本实用新型技术方案的进一步优选，所述第一裸芯与第二裸芯依靠垫片进行堆

　　[0010]对本实用新型技术方案的进一步优选，第一裸芯和第二裸芯采用堆叠的方式进行

　　位宽扩展；第一裸芯的数据信号和第二裸芯的数据信号分别引出，第一裸芯和第二裸芯的

　　[0011]对本实用新型技术方案的进一步优选，相同控制信号和相同时钟信号在基板上汇

　　[0012]对本实用新型技术方案的进一步优选，第一裸芯与基板、第二裸芯与基板的连接

　　[0014]1、本实用新型的基于裸芯堆叠的DRAM模组优化封装结构，裸芯采用堆叠的方式进

　　行位宽扩展，数据线采用点对点形式依次从基板引出，相同地址线、相同控制线和相同时钟

　　信号线均采用T型拓扑，地址信号线和控制信号线经匹配电阻后从基板引出，整体通过腔体

　　封装为一体。相比于不加匹配电阻的堆叠方式，该优化封装结构提高了信号完整性，一方面

　　[0015]2、本实用新型的基于裸芯堆叠的DRAM模组优化封装结构，从DRAM模组在PCB上多

　　片级联的使用场景出发，在地址信号和控制信号的基板传输路径中增加了电阻进行阻抗匹

　　配，以提高了信号完整性，一方面改善了阻抗匹配情况，减少反射，另一方面，减缓了信号陡

　　[0016]图1为本实用新型的一种基于裸芯堆叠的DRAM模组优化封装结构示意图（图中虚

　　[0017]图2为本实用新型的一种基于裸芯堆叠的DRAM模组优化封装结构中地址线信号

　　[0018]下面对本实用新型技术方案进行详细说明，但是本实用新型的保护范围不局限于

　　所述实施例。为使本实用新型的内容更加明显易懂，以下结合附图1‑2和具体实施方式做进

　　[0019]本实施例系一种基于裸芯堆叠的DRAM模组优化封装结构，以2片DDR3裸芯、1个基

　　[0020]本实施例中2片DDR3裸芯，均优选DDR3裸芯；定义，2片DDR3裸芯分为第一DDR3裸

　　芯、第二DDR3裸芯。本实施例中的DDR3裸芯优选国产管芯，存储容量4Gb，位宽8位，供电电压

　　[0021]如图1和图2所示，本实施例中的电阻4优选国产电阻，0201封装，阻值为33Ω，精度

　　[0022]如图1所示，第一DDR3裸芯，背面朝向基板3装在所述基板3上，通过Wire

　　互联，所述第一DDR3裸芯与所述第二DDR3裸芯依靠垫片8进行堆叠，最终通过封装腔体5封

　　[0023]如图1所示，第一DDR3裸芯和第二DDR3裸芯采用堆叠的方式进行位宽扩展，即第一

　　裸芯1和第二裸芯2的若干数据信号分别引出，相同地址信号、控制信号和时钟信号共用引

　　[0024]如图1和图2所示，第一DDR3裸芯和第二DDR3裸芯的相同地址信号、控制信号、时钟

　　[0025]如图2所示，所述T型形式为第一裸芯1和第二裸芯2的相同地址信号、相同控制信

　　号或相同时钟信号引出后，在基板上汇聚后，再引出。具体为：如图1和图2所示，第一DDR3裸

　　芯和第二DDR3裸芯的地址信号、控制信号键合金手指需要经过基板汇聚点后走线至对应电

　　[0026]如图1和图2所示，第一DDR3裸芯和第二DDR3裸芯的每一个地址信号、控制信号的

　　键合金手均需对应一个电阻4，腔体内的电阻数量与地址信号、控制信号球位数量一致。

　　[0028]以上实施例仅为说明本实用新型的技术思想，不能以此限定本实用新型的保护范

　　围，凡是按照本实用新型提出的技术思想，在技术方案基础上所做的任何改动，均落入本实

　　2、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问加。

　　3、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。

　　4、VIP文档为合作方或网友上传，每下载1次， 网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

　　第三章 物态变化 第2节_熔化和凝固_课件 (共46张ppt) 人教版（2024） 八年级上册.pptx

　　第三章 物态变化 第5节_跨学科实践：探索厨房中的物态变化问题_课件 (共28张ppt) 人教版（2024） 八年级上册.pptx

　　2025年山东省中考英语一轮复习外研版九年级上册.教材核心考点精讲精练（61页，含答案）.docx

　　2025年山东省中考英语一轮复习（鲁教版）教材核心讲练六年级上册（24页，含答案）.docx

　　唱歌 跳绳课件(共15张ppt内嵌音频)人音版（简谱）（2024）音乐一年级上册第三单元 快乐的一天1.pptx

　　2024年在线网课学习课堂《智能控制(华北电力大学）》单元测试考核答案.pdf

　　Man Of La Mancha (I, Don Quixote) 音乐剧 拉曼恰骑士我堂吉诃德.pdf

　　原创力文档创建于2008年，本站为文档C2C交易模式，即用户上传的文档直接分享给其他用户（可下载、阅读），本站只是中间服务平台，本站所有文档下载所得的收益归上传人所有。原创力文档是网络服务平台方，若您的权利被侵害，请发链接和相关诉求至 电线) ，上传者