3 月 21 日消息，据三星半导体微信公众号发布的中国闪存市场峰会 2024 简报，其正研发CXL 模组。该模组同时包含DRAM内存和NAND闪存。

　　注：作为一种新型高速互联技术，CXL 可提供更高的数据吞吐量和更低的传输延迟，可在 CPU 和外部设备间建立高效连接。

　　根据三PG电子平台星给出的图示，这一模组可经由 CXL 界面直接在闪存部分和 CPU 之间传输块 I / O，也可经由 DRAM 缓存和 CXL 界面实现 64 字节的内存 I / O 传输。

　　CMM-H 模组可实现细粒度访问，降低 TCO，同时也是可能的持久内存选项。

　　根据三星展示的路线图，其计划在今年上半年制作一款原型 CMM-H 产品。该原型将配备基于 FPGA 的 CXL 1.1 控制器，采用E3.L2T 规格，最大容量 4TB，最大带宽 8GB/s。

　　展望未来商用量产 CMM-H 模组，其基于 ASIC 的成熟控制器将支持 CXL 3.0 规范，容量最大可选 16TB，最大带宽提升至 64GB/s，将于 2026 年准备就绪。

　　此外，在更传统的 CXL-D 纯内存 CXL 存储模组方面，三星计划明年一季度出样 128GB 容量的第二代产品，其采用 1b nm 制程 DRAM 颗粒，速度达 6400MT/s。

　　本站内容除特别声明的原创文章之外，转载内容只为传递更多信息，并不代表本网站赞同其观点。转载的所有的文章、图片、音/视频文件等资料的版权归版权所有权人所有。本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如涉及作品内容、版权和其它问题，请及时通过电子邮件或电话通知我们，以便迅速采取适当措施，避免给双方造成不必要的经济损失。联系电话；邮箱：。

　　AD9222：8通道、12位、40/50/65 MSPS、串行LVDS、1.8 V ADC

　　采用隔离式Σ-Δ型调制器、隔离式DCDC转换器和有源滤波器的新型模拟隔离器